Intel הגדירה את השלבים הבאים באריזת השבבים של EMIB ו-Foveros

EMIB נוטה לגשרים דקים יותר ולחבילות גדולות יותר

לטענת Intel, אריזה מורחבת היא כעת הכרחית ב-CPU ללקוחות ברמה גבוהה ובמרכזי נתונים, ו-EMIB ו-Foveros כבר משמשים במוצרי multi-chiplet חדשים רבים. לדעת החברה, אסטרטגיית multi-chiplet מגדילה בצורה חסכונית וצפויה את הביצועים והפונקציות, אם כי לא כל פרויקט הצליח. המטרה היא חבילות system-in-package של עד 12 רטיקלים בשילוב EMIB ו-Foveros Direct 3D.

Foveros מוסיף וריאנטים של interposer, RDL והלחמה היברידית

Foveros החל ב-2019 עם chip-on-wafer וגדל למשפחת אינטגרציית 2.5D ו-3D. Lakefield ו-Ponte Vecchio השתמשו ב-base die פעילים ב-microbump pitch של 36 מק״ם, ו-Meteor Lake, Arrow Lake ו-Panther Lake ב-base פסיבי באותו pitch. תיק המוצרים החדש Foveros 2.5D כולל Foveros-S, Foveros-R ו-Foveros-B. Intel הציגה אותם כאנלוגיות ל-CoWoS של TSMC: pitch נמוך מ-25 מק״ם, צפיפות bump של 772 עד 1600 חיבורים ל-mm², וצריכת אנרגיה chip-to-chip של 0,15 pJ/ביט.

Foveros-S ממקם שבבלטים על interposer סיליקון ותומך בחבילות של עד ארבעה רטיקלים, פחות מ-5,5 רטיקלים של CoWoS-S של TSMC. Foveros-R מונע interposer ומשתמש ב-fan-out RDL (עד שלוש שכבות), מאזן עלות וצפיפות ותומך באינטגרציה הטרוגנית מבוססת UCIe. לטענת Intel, Foveros-R יהיה מוכן לייצור ב-2027. Foveros-B מיועד לעיצובי AI ו-HPC גדולים ומחבר RDL לגשרי סיליקון מקומיים פעילים או פסיביים. Intel לא אמרה ש-Foveros-B הוא EMIB, אבל הגשרים דומים ל-EMIB-M ו-EMIB-T ובעתיד עשויים לסייע לפירוק cache, לרגולטורי מתח משולבים או לקבלי MIM.

אריזה משולבת מכוונת למודולי AI ו-HPC גדולים

Foveros Direct 3D עובר מהלחמת microbump בבדיל ישירות להלחמה היברידית נחושת-נחושת. דור ראשון: pitch של 9 מק״ם, כ-12300 pad/mm², וצריכת אנרגיה chip-to-chip נמוכה מ-0,05 pJ/ביט. דור שני: pitch של 3 מק״ם ויותר מ-100000 pad/mm². לטענת Intel, השיטה תומכת בסידור face-to-back ו-face-to-face, בהלחמה chip-to-wafer ו-wafer-to-wafer, בגדלי die שונים, ברמות מרובות וב-die מ-process node שונים. Clearwater Forest הוא המוצר ההמוני הראשון עם הטכנולוגיה הזו, ו-Intel 18A מחבר שבבלטי חישוב ל-base die פעילים.

Intel יכולה גם לחבר את Foveros עם EMIB תחת השם EMIB 3.5D. Foveros מאפשר חיבורים צפופים 2.5D או 3D בתוך מודולים, ו-EMIB מחבר מודולים אופקית. לטענת Intel, כך שטח פני השטח של הסיליקון גדול יותר ממה שעיצובים מבוססי interposer מציעים. Ponte Vecchio היה המוצר הראשון של EMIB 3.5D: 47 אריחים פעילים שיוצרו בחמישה process node ויותר מ-100 מיליארד טרנזיסטורים. לטענת Intel, Xeon Diamond Rapids לא ישתמש ב-EMIB 3.5D, כי הוא מתכנן את Foveros Direct 3D אנכית ואת חיבורי UCIe מהצד.

מקורות: Tom's Hardware