Intel, EMIB ve Foveros çip paketlemede sonraki adımları belirledi

EMIB daha ince köprüler ve daha büyük paketler doğru ilerliyor

Intel'e göre genişletilmiş paketleme artık yüksek performanslı masaüstü ve veri merkezi CPU'larında zorunlu hale gelmiştir; EMIB ve Foveros ise birçok yeni multi-chiplet üründe kullanılıyor. Şirketine göre multi-chiplet stratejisi maliyet açısından verimli ve öngörülebilir şekilde verimliliği ve işlevselliği artırıyor, ancak her proje başarılı olmamıştır. Hedef, EMIB ve Foveros Direct 3D kombinasyonu ile 12 reticle'a kadar system-in-package'lerdir.

EMIB 2017'den beri seri üretimdedir ve bugüne kadar büyük interposer yerine organik subtratta yalnızca yoğun die-to-die bağlantıları için küçük silisyum köprüleri kullanmaktadır. Intel, ilk neslin bump pitch'ini 55'ten 45 µm'e düşürmüş olup planlarda 36 ve ardından 25 µm yer alıyor. EMIB-M enerji depolama için MIM kondansatörleri eklerken EMIB-T dikey enerji için through-silicon via'ları kullanıyor. Intel'e göre EMIB-T 2027'de seri üretime girecek ve verimlilik ile güvenilirlik hedefleri karşılayacaktır.

Foveros, interposer, RDL ve hibrit lehimleme varyantları ekliyor

Foveros 2019'da chip-on-wafer ile başladı ve 2.5D ve 3D entegrasyon ailesine dönüştü. Lakefield ve Ponte Vecchio 36 µm microbump pitch'li aktif base die'leri kullanırken, Meteor Lake, Arrow Lake ve Panther Lake aynı pitch'te pasif base kullanıyor. Yeni Foveros 2.5D portföyü Foveros-S, Foveros-R ve Foveros-B'yi kapsıyor. Intel bunları TSMC'nin CoWoS'una analog olarak sundu: pitch'ler 25 µm'den az, bump yoğunluğu mm² başına 772'den 1600 bağlantıya, chip-to-chip enerji 0,15 pJ/bit.

Foveros-S, çipletleri silisyum interposer üzerine yerleştirir ve TSMC'nin CoWoS-S'in 5,5 reticle'ından azla dört reticle'a kadar paketleri destekliyor. Foveros-R interposer'ı ortadan kaldırır, fan-out RDL'leri (üç katmana kadar) kullanır, maliyet ile yoğunluğu dengeleyerek UCIe tabanlı heterojen entegrasyonu destekliyor. Intel'e göre Foveros-R 2027'de üretime hazır olacak. Foveros-B büyük AI ve HPC tasarımları içindir ve RDL'leri yerel aktif veya pasif silisyum köprüleriyle birleştirir. Intel, Foveros-B'nin EMIB olmadığını belirtmiyor, ancak köprüler EMIB-M ve EMIB-T'ye benziyor ve ileride önbellek ayrıştırması, entegre voltaj regülatörleri veya MIM kondansatörlerinde yardımcı olabilir.

Birleşik paketleme büyük AI ve HPC modüllerini hedefliyor

Foveros Direct 3D, solder microbump'lerden doğrudan bakır-bakır hibrit lehimlemeye geçiyor. İlk nesil: 9 µm pitch, yaklaşık 12300 pad/mm², chip-to-chip enerji 0,05 pJ/bit'ten az. İkinci nesil: 3 µm pitch ve 100000'den fazla pad/mm². Intel'e göre yöntem face-to-back ve face-to-face yerleşimi, chip-to-wafer ve wafer-to-wafer lehimlemeyi, farklı die boyutlarını, çoklu seviyeyi ve farklı process node die'lerini destekliyor. Clearwater Forest bu teknolojiyle ilk seri ürün olacaktır; Intel 18A compute çipletlerini aktif base die'lere bağlayacak.

Intel, Foveros'u EMIB ile EMIB 3.5D olarak da bağlayabiliyor. Foveros modüllerde yoğun 2.5D veya 3D bağlantılar sağlarken EMIB modülleri yatay olarak bağlıyor. Intel'e göre bu sayede silisyum yüzeyi, interposer tabanlı tasarımlardan daha büyük oluyor. Ponte Vecchio ilk EMIB 3.5D ürünüydü: beş process node üretilmiş 47 aktif tile ve 100 milyar fazla transistör. Intel'e göre Xeon Diamond Rapids, Foveros Direct 3D'ü dikey ve UCIe bağlantılarını yatay olarak planladığı için EMIB 3.5D kullanmayacak.

Kaynaklar: Tom's Hardware