Venice-X من AMD يعيد 3D V-Cache إلى مراكز البيانات بتسريع 5.3 GHz

سيعيد Venice-X من AMD ذاكرة 3D V-Cache إلى تشكيلة EPYC في مراكز البيانات لأحمال الحوسبة عالية الأداء، مع 96 نواة و1,152 MB من ذاكرة L3 وسرعة تسريع 5.3 GHz. من المتوقع أن تستخدم الرقاقات مقبس SP7 مع PCIe 6.0 وما يصل إلى 1.6 TB/s من عرض نطاق الذاكرة لكل مقبس، وتقول AMD إنها ستُطلق في النصف الثاني من 2027.

عودة 3D V-Cache

لم تنشر AMD Turin-X في الجيل السابق، مما أوقف 3D V-Cache عن مراكز البيانات لأربع سنوات بعد إطلاق Genoa-X في 2023. يطابق Venice-X 96 نواة و1,152 MB من ذاكرة L3 في EPYC 9684X، لكنه يضيف ترددات أعلى بكثير. وتقول AMD أيضاً إن الرقاقة تستخدم إعداد ذاكرة SP7 كامل 16 قناة، بما في ذلك MRDIMMs بسرعة 12,800 MT/s.

التردد والذاكرة المخبأة

خلافاً لتشكيلة SP7 القياسية، التغيير الكبير ليس قفزة كبيرة في عدد النوى أو الذاكرة المخبأة. يصل Venice-X إلى الحد الأقصى لعائلة المعالجات البالغ 5.3 GHz، جامعاً التردد العالي مع ذاكرة L3 مكدسة لأحمال الحوسبة عالية الأداء. قال فيل شتاينك، أحد كبار خبراء AMD: «يمكنك الحصول على أفضل ما في العالمين في معالج واحد».

أحمال العمل والاختبارات المعيارية

تقول AMD إن أحمال التحقق الوظيفي تشكل أكثر من نصف الحوسبة عالية الأداء المستخدمة لديها، وأن حملاً يكتمل أسرع بنسبة 40% مع 3D V-Cache مع ضعف تقريبي لعدد التعليمات لكل دورة. كما قارنت الشركة EPYC 9686F عالي التردد مع Intel Xeon 6980P، قائلة إن رقاقة AMD كانت أسرع 1.6x في عدة معايير للحوسبة عالية الأداء مع تشغيل 32 نواة أقل. تخطط AMD لمواصلة استخدام MEXT، تقنية flash-as-DRAM المدفوعة بالذكاء الاصطناعي، عند نشر Venice-X.

تفاصيل مفتوحة

تبقى عدة تفاصيل غير معروفة، بما في ذلك التردد الأساسي، وعدد SKUs، وTDP الدقيق. تدرج AMD قيمة TDP على أنها غير معروفة، مع أن نطاق 400 إلى 600 W المتاح لمعالجات Venice الأخرى محتمل. Verano، المقدم كعقدة مضيف للذكاء الاصطناعي باستخدام ذاكرة SOCAMM2 LPDDR5X، قادم أيضاً في النصف الثاني من العام القادم.

المصادر: Tom's Hardware