Micron מתכננת חיבור פרוסות ו-High-NA EUV ל-DRAM מהדור הבא

Micron מתכננת להשתמש בחיבור פרוסות ובליתוגרפיית High-NA EUV עבור DRAM עתידי, לאחר שהוציאה ממפת הדרכים שלה תאי זיכרון 4F2. החברה מפתחת גם זיכרון HBM אנכי וזיכרון הסקה בקצה אנכי, שימוקמו ישירות מעל מעבדים. Micron אומרת שהקטנת DRAM בעתיד תישען על טכנולוגיות תהליך חדשות ועל אינטגרציה הדוקה יותר עם שבבי לוגיקה.

מפת דרכים לתהליכים

תהליך ה-1γ DRAM הנוכחי של Micron נמצא בייצור המוני, בעוד ש-1δ מתוכנן לייצור המוני במחצית השנייה של 2027. תהליך 1δ מבטיח עלייה של כ-25% בצפיפות הביטים ומותאם למוצרי זיכרון עתידיים ל-AI, כולל HBM5, vHBM ו-vEIM. מעבר לכך, Micron מתכננת להציג חיבור פרוסות עם תהליך 1ε, שנמצא בפיתוח. עבור דורות מאוחרים יותר, ζÅ ו-ηÅ, החברה מתכננת לאמץ ליתוגרפיית High-NA EUV וחומרים חדשים כדי להמשיך להקטין תאי DRAM. Micron משתפת פעולה גם עם Albany NanoTech בטכנולוגיות ייצור לחמש עד 10 השנים הבאות. Scott DeBoer, נשיא ומנהל טכנולוגיה ומוצרים ראשי ב-Micron, אמר שה-DRAM מתקרב לגבולות אטומיים בשלב זה, ושהחברה מתמקדת בהצגת 3D DRAM בעיתוי האופטימלי מבחינת עלות וביצועים.

תוכניות 3D DRAM

Micron מפרטת במפת הדרכים שלה שני דורות של 3D DRAM, 3D1 ו-3D2. היא לא חשפה את הארכיטקטורות או לוחות הזמנים להשקה שלהם. החברה אומרת שהיא תציג 3D DRAM רק כאשר הטכנולוגיה תציע יתרונות מספקים בעלויות ייצור, במורכבות ובביצועים לעומת DRAM מישורי קונבנציונלי. ה-CTO של Micron אמר שהטכנולוגיה היא מסלול מקביל ותיושם באופן אידיאלי מבחינת עלות, מורכבות וביצועי התקן.

זיכרון אנכי

vHBM ימקם ערימות זיכרון ישירות מעל מעבדים כמו מאיצי AI ומעבדי GPU ל-AI, ולא לצדם. הדבר מבטיח השהיה נמוכה בהרבה ורוחב פס גבוה יותר הודות לחיבורים קצרים יותר, אך הוא יוצר גם אתגרים תרמיים משמעותיים ומגביל את מספר ערימות הזיכרון שאפשר לשלב מעל ASIC. Micron מצפה ש-vHBM ישלים את ה-HBM הקונבנציונלי, שממשיך לספק את עיקר נפח הזיכרון במאיצי AI רבים.

vEIM חולק עם vHBM מאפיינים ארכיטקטוניים ומאפייני אריזה, אך מכוון ליעילות אנרגטית במעבדי AI בקצה, כאלה שמשמשים בכלי רכב אוטונומיים, ברובוטיקה ובהתקנים אחרים מוגבלי הספק. אפילו הדור הראשון של vEIM מכוון לרוחב פס של 2 TB/s בפחות מ-1 pJ לביט, שלדברי Micron עומד בקנה אחד עם מה ש-HBM4 מציע כיום ב-8 GT/s על ממשק של 2,048 סיביות. Micron מתכוונת לייעל מוצרים אלה יחד עם לקוחות לפי דרישות רוחב הפס, הקיבולת וההספק.

אריזה והשפעה על התעשייה

שתי ארכיטקטורות הזיכרון האנכיות ידרשו אריזה מתקדמת, ובפרט חיבור היברידי, המאפשר חיבורים צפופים בהרבה בהשוואה למיקרו-באמפים קונבנציונליים. ניהול תרמי יהיה קריטי, במיוחד עבור vHBM, ו-Micron מפתחת מבני פיזור חום ייעודיים להעברת חום מאזורים חמים ב-die הבסיסי של הזיכרון דרך ערימות ה-DRAM. החברה לא חשפה מתי vHBM, vEIM או HBM מותאם אישית ייכנסו לייצור מסחרי. Micron אומרת ששיפורים עתידיים בביצועי זיכרון יסתמכו יותר ויותר על אריזה מתקדמת ועל אינטגרציה צמודה יותר עם מעבדים, וידרשו שיתוף פעולה בין יצרני DRAM למפתחי לוגיקה. זה משנה את הזיכרון מסחורה לרכיב קריטי ביותר בתכנון ASIC.

מקורות: Tom's Hardware