IBM представила першу технологію чипів із розмірами менше 1 нанометра

IBM 25 червня заявила, що створила першу у світі технологію чипів із розмірами менше 1 нанометра — архітектуру транзистора на вузлі 0,7 нм, або 7 ангстрем. Компанія представила це як знаковий етап для галузі, яка наближається до фізичних меж традиційного масштабування чипів.

Новий чип уміщує близько 100 мільярдів транзисторів на кристалі розміром із ніготь — майже вдвічі більша щільність, ніж у 2-нанометрового чипа IBM, представленого 2021 року. Опубліковані технічні результати прогнозують до 50 відсотків вищої продуктивності або 70 відсотків більшої енергоефективності порівняно з чипами IBM на вузлі 2 нм — виграш, розрахований на такі навантаження, як генеративний ШІ та хмарна інфраструктура.

Архітектура «nanostack»

Щоб цього досягти, дослідники IBM розробили новий дизайн транзистора під назвою «nanostack», який компанія описує як першу відому в галузі тривимірну архітектуру на основі нанолистів. Вона розвиває технологію нанолистів — сучасний передовий підхід, який винайшла сама IBM, — вертикально складуючи та зсуваючи транзистори й використовуючи 3D-послідовну інтеграцію, щоб умістити їх більше на одному чипі.

Дизайн також дозволяє поєднувати різні матеріали в кожному складеному шарі, тож характеристики продуктивності та енергоспоживання одного транзистора можна налаштовувати незалежно від іншого. За словами IBM, архітектуру експериментально підтверджено надтонким діелектричним з'єднанням у CMOS-інтеграції, інженерією подвійного каналу та роботою функціонального CMOS-інвертора з очікуваною швидкістю перемикання — це доказ, що конструкцію можна фізично побудувати й вона здатна обчислювати.

Окреме дослідження, представлене на VLSI 2026, показало, що архітектура nanostack дає 40 відсотків масштабування в SRAM, а це важливо для розробників чипів, яким потрібно задовольняти вимоги до високої пропускної здатності в навантаженнях штучного інтелекту.

Чому це важливо

Завдяки цій структурі, як каже IBM, логічна технологія вперше може вийти за межі вузла 1 нм — у масштабування ангстремного рівня, де розміри наближаються до розмірів окремих атомів. Сьогодні назви вузлів позначають радше покоління виробничої технології, ніж точний фізичний розмір, але дорожня карта IBM передбачає щонайменше десятиліття подальшого масштабування на шляху nanostack.

«Ми не просто робимо менші транзистори, ми заново винаходимо те, як будуються чипи», — каже Джей Гамбетта, директор IBM Research і IBM Fellow. За його словами, цей результат виводить обчислення за межі нанометрової ери до масштабу атомів.

Робота ведеться з партнерами в дослідницькому центрі напівпровідників в Олбані, штат Нью-Йорк, де незабаром з'явиться літографічний інструмент High NA EUV від ASML — обладнання, яке IBM називає необхідним для майбутнього масштабування логіки. Серед партнерів, що розробляють процеси й інструменти High NA EUV, — Lam Research, Tokyo Electron і SCREEN Semiconductor Solutions; ці інструменти вже дали працюючі пристрої. IBM очікує, що найраніше впровадження nanostack на вузлі менше 1 нм сягне виробництва вже за п'ять років.