Intel-ը սահմանել է EMIB-ի և Foveros-ի չիպերի փաթեթավորման հաջորդ քայլերը

EMIB-ը ուղղված է դեպի ավելի մանր կամուրջներ և մեծ փաթեթներ

Intel-ի համաձայն, ընդլայնված փաթեթավորումը այժմ անհրաժեշտ է բարձր դիզայնի կլիենտային և տվյալների կենտրոնի CPU-ներում, իսկ EMIB-ն ու Foveros-ը օգտագործվում են շատ նոր multi-chiplet արտադրանքում: Ըստ ընկերության, multi-chiplet ռազմավարությունն արդյունավետության և կանխատեսելիության միջոցով բարձրացնում է արտադրողականությունն ու ֆունկցիաները, թեև ոչ բոլոր նախագծերն են հաջողվել: Նպատակն է 12 ռետիկլով system-in-package-ները EMIB-ի և Foveros Direct 3D-ի համադրությամբ:

EMIB-ը 2017 թվականից զանգվածային արտադրության մեջ է և մինչ այսօր օգտագործում է փոքր սիլիկոնի կամուրջներ օրգանական սուբստրատում, միայն խտեցված die-to-die կապերի համար՝ մեծ interposer-ի փոխարեն: Intel-ը առաջին սերիայի bump pitch-ը կրճատեց 55-ից մինչև 45 մկմ, ծրագրերում հաջորդականությամբ 36 և 25 մկմ: EMIB-M-ն ավելացնում է MIM դենսատորները էներգիայի պահեստավորման համար, իսկ EMIB-T-ն՝ through-silicon via-ները վերտիկալ էներգիայի համար: Intel-ի համաձայն, EMIB-T-ն 2027 թվականին կմտնի զանգվածային արտադրության մեջ, և yield-ներն ու հուսալիությունը բավարար են նպատակներին:

Foveros-ն ավելացնում է interposer-ի, RDL-ի և հիբրիդային կպումների տարբերակները

Foveros-ը 2019 թվականին սկսվել է chip-on-wafer-ով և աճել է որպես 2.5D և 3D ինտեգրման ընտանիք: Lakefield-ն ու Ponte Vecchio-ն օգտագործում էին 36 մկմ microbump pitch-ով ակտիվ base die-եր, իսկ Meteor Lake-ն, Arrow Lake-ն ու Panther Lake-ն՝ նույն pitch-ի պասիվ base-ը: Նոր Foveros 2.5D պորտֆոլիոն ներառում է Foveros-S, Foveros-R և Foveros-B: Intel-ը դրանք ներկայացրել է որպես TSMC-ի CoWoS-ի նմաններ՝ pitch-երը 25 մկմ-ից պակաս, bump խտությունը 772-ից մինչև 1600 կապ mm²-ի վրա, chip-to-chip էներգիան՝ 0,15 pJ/բիթ:

Foveros-S-ն տեղադրում է չիպլեթները սիլիկոնի interposer-ի վրա և ապահովում է մինչև 8 ռետիկլ փաթեթներ՝ TSMC-ի CoWoS-S-ի 5,5 ռետիկլից պակաս: Foveros-R-ը հանում է interposer-ը և օգտագործում է fan-out RDL-ները (մինչև 3 շերտ), հավասարեցնում է ծախսերն ու խտությունը և ապահովում է UCIe-ի հիման վրա հետերոգեն ինտեգրությունը: Intel-ի համաձայն, Foveros-R-ն 2027 թվականին պատրաստ կլինի արտադրության համար: Foveros-B-ն նախատեսված է մեծ AI և HPC դիզայնների համար և միացնում է RDL-ները լոկալ ակտիվ կամ պասիվ սիլիկոնի կամուրջների հետ: Intel-ը չի հայտարարել, որ Foveros-B-ն EMIB է, սակայն կամուրջները նման են EMIB-M-ին և EMIB-T-ին, և ավելի ուշ հնարավոր է, որ օգնի cache-ի դեզագրեգացմանը, ինտեգրված լցման ռեգուլտորներին կամ MIM դենսատորներին:

Կոմբինացված փաթեթավորումը նախատեսված է մեծ AI և HPC մոդուլների համար

Foveros Direct 3D-ն անցնում է մանրաթեփակետուփից ուղղակի դեպի հիբրիդային պղնձ-պղնձի կպման: Առաջին սերիան՝ 9 մկմ pitch, մոտավորապես 12300 pad/mm², chip-to-chip էներգիան՝ 0,05 pJ/բիթ-ից պակաս: Երկրորդ սերիան՝ 3 մկմ pitch և 100000-ից ավելի pad/mm²: Intel-ի համաձայն, մեթոդն ապահովում է face-to-back և face-to-face դասավորությունը, chip-to-wafer և wafer-to-wafer կպումը, տարբեր die չափերը, մասշտաբայինությունը և տարբեր process node-ի die-երը: Clearwater Forest-ն առաջին զանգվածային արտադրանքն է այս տեխնոլոգիայով՝ Intel-ը 18A compute չիպլեթները կցում է ակտիվ base die-երին:

Intel-ը Foveros-ը EMIB-ի հետ կարող է կապվել նաև EMIB 3.5D անունով: Foveros-ը մոդուլների մեջ տալիս է խտեցված 2.5D կամ 3D կապեր, իսկ EMIB-ն՝ մոդուլները հորիզոնական կերպով կապում է: Intel-ի համաձայն, այս միջոցով սիլիկոնի մակերեսը ավելի մեծ է, քան interposer-ի հիման վրա հիմնված դիզայնները տալիս են: Ponte Vecchio-ն առաջին EMIB 3.5D արտադրանքն էր՝ 5 process node-ով արտադրված 47 ակտիվ tile և 100 միլիարդից ավելի տրանզիստոր: Intel-ի համաձայն, Xeon Diamond Rapids-ը չի օգտագործել EMIB 3.5D-ն, քանի որ Foveros Direct 3D-ն ուղղահայական կապներ և UCIe կապեր նախատեսում է կողմից:

Նյութերի աղբյուրներ: Tom's Hardware