AMD Venice-X повертає 3D V-Cache у дата-центр із піковою частотою 5.3 GHz

AMD Venice-X поверне 3D V-Cache в лінійку EPYC для дата-центрів для навантажень HPC, поєднавши 96 ядер і 1152 MB кешу L3 з піковою частотою 5.3 GHz. Очікується, що чіпи використовуватимуть сокет SP7 з PCIe 6.0 і пропускну здатність пам'яті до 1.6 TB/s на сокет, а AMD каже, що вони вийдуть у другій половині 2027 року.

Повернення 3D V-Cache

AMD не випустила Turin-X у попередньому поколінні, через що 3D V-Cache зникла з дата-центрів на чотири роки після виходу Genoa-X у 2023 році. Venice-X має ті самі 96 ядер і 1152 MB кешу L3, що й EPYC 9684X, але зі значно вищими тактовими частотами. AMD також каже, що чіп використовує повну 16-канальну пам'ять SP7, зокрема MRDIMM на 12800 MT/s.

Частота і кеш

На відміну від стандартної лінійки SP7, головна зміна не в різкому збільшенні кількості ядер або кешу. Venice-X досягає максимальної для сімейства пікової частоти 5.3 GHz і поєднує високу частоту зі стековим кешем L3 для HPC. «Ви можете отримати найкраще з обох світів в одному процесорі», сказав старший фахівець AMD Філ Штайнке.

Навантаження і тести

AMD каже, що навантаження функціональної верифікації становлять понад половину використовуваних обчислювальних ресурсів HPC, і що завдання виконується на 40% швидше з 3D V-Cache при приблизно подвійній кількості інструкцій на такт. Компанія також порівняла свій високочастотний EPYC 9686F з Intel Xeon 6980P і заявила, що чіп AMD був у 1.6 раза швидшим у кількох тестах HPC, хоча мав на 32 ядра менше. AMD планує й надалі використовувати MEXT, свою технологію flash-as-DRAM на основі ШІ, під час розгортання Venice-X.

Відкриті деталі

Кілька деталей залишаються невідомими, зокрема базова частота, кількість SKU і точний TDP. AMD зазначає TDP як невідомий, хоча діапазон від 400 до 600 W, доступний для інших процесорів Venice, ймовірний. Verano, позиціонований як вузол-хост ШІ з пам'яттю SOCAMM2 LPDDR5X, також вийде у другій половині наступного року.

Джерела: Tom's Hardware