Intel визначила наступні кроки для пакування чіпів EMIB і Foveros

EMIB рухається до тонших містків і більших пакетів

За словами Intel, розширене пакування тепер є обов’язковим для високопродуктивних клієнтських і серверних CPU, а EMIB і Foveros вже використовуються у багатьох нових продуктах multi-chiplet. На думку компанії, стратегія multi-chiplet економно та передбачувано збільшує продуктивність і функції, хоча не всі проєкти були успішними. Мета — до 12 ретиклів system-in-package у комбінації EMIB і Foveros Direct 3D.

EMIB у масовому виробництві з 2017 року і досі використовує малі кремнієві містки в органічній підкладці лише для щільних з’єднань die-to-die замість великого interposer. Intel першим скоротила bump pitch першого покоління з 55 до 45 мкм, у планах — 36, а потім 25 мкм. EMIB-M додає конденсатори MIM для локального живлення, а EMIB-T — through-silicon via для вертикального живлення. За словами Intel, EMIB-T вийде у масове виробництво у 2027 році, а вихід та надійність задовольнятимуть цільові показники.

Foveros додає варіанти interposer, RDL і гібридного з’єднання

Foveros розпочався у 2019 році з chip-on-wafer і виріс у сімейство 2.5D- і 3D-інтеграції. Lakefield і Ponte Vecchio використовували активні base die з microbump pitch 36 мкм, а Meteor Lake, Arrow Lake і Panther Lake — пасивний base із тим самим pitch. Новий портфель Foveros 2.5D включає Foveros-S, Foveros-R і Foveros-B. Intel представила їх як аналоги CoWoS від TSMC: pitch менше 25 мкм, щільність bump від 772 до 1600 з’єднань на mm², енергія chip-to-chip 0,15 pJ/біт.

Foveros-S розміщує чіплети на кремнієвому interposer і підтримує пакети до чотирьох ретиклів, що менше за 5,5 ретикли CoWoS-S від TSMC. Foveros-R відмовляється від interposer і використовує fan-out RDL (до трьох шарів), балансує вартість і щільність і підтримує гетерогенну інтеграцію на базі UCIe. За словами Intel, Foveros-R буде готовий до виробництва у 2027 році. Foveros-B призначений для великих дизайнів AI і HPC і поєднує RDL з локальними активними або пасивними кремнієвими містками. Intel не називала Foveros-B технологією EMIB, але містки схожі на EMIB-M і EMIB-T і згодом можуть допомагати дезагрегації кешу, інтегрованим регуляторам живлення або конденсаторам MIM.

Комбіноване пакування націлене на великі модулі AI і HPC

Foveros Direct 3D переходить від паяльних microbump безпосередньо до гібридного з’єднання мідь-мідь. Перше покоління: pitch 9 мкм, приблизно 12300 pad/mm², енергія chip-to-chip менше 0,05 pJ/біт. Друге покоління: pitch 3 мкм і понад 100000 pad/mm². За словами Intel, метод підтримує компонування face-to-back і face-to-face, з’єднання chip-to-wafer і wafer-to-wafer, різні розміри die, кілька рівнів і die з різних process node. Clearwater Forest — перший масовий продукт із цією технологією: Intel кріпить чіплети compute 18A на активних base die.

Intel також може поєднувати Foveros з EMIB під назвою EMIB 3.5D. Foveros у модулях забезпечує щільні 2.5D- або 3D-з’єднання, а EMIB з’єднує модулі горизонтально. За словами Intel, завдяки цьому площа кремнію більша, ніж у дизайнів на основі interposer. Ponte Vecchio був першим продуктом EMIB 3.5D: 47 активних tile, виготовлених на п’яти process node, і понад 100 мільярдів транзисторів. За словами Intel, Xeon Diamond Rapids не використовуватиме EMIB 3.5D, оскільки планує вертикально застосовувати Foveros Direct 3D, а UCIe — збоку.

Джерела: Tom's Hardware